Echipamente Periferice «периферийные устройства»






НазваниеEchipamente Periferice «периферийные устройства»
страница1/10
Дата публикации03.02.2015
Размер0.82 Mb.
ТипДокументы
top-bal.ru > Информатика > Документы
  1   2   3   4   5   6   7   8   9   10



Echipamente Periferice

«ПЕРИФЕРИЙНЫЕ УСТРОЙСТВА»


  1. Архитектура системной платы (mainboard)

По мере развития компьютеров постоянно расширяются функции чипсета системной платы и изменяются подходы к его построению. В задачу чипсетов для 80286/386 входили увязка шины процессора с относительно несложным контроллером памяти и подключение к этой связке шины (E)ISA, на которой располагались все устройства. Постепенно стала усложняться подсистема па­мяти — появился кэш на системной плате, а потом к нему добавился встроен­ный кэш процессора. Но появилась шина PCI, для которой пришлось строить мост от системной шины. Поначалу ее называли «пристроечной» (mezzanine bus), но вскоре она надолго стала центральной ши­ной, вокруг которой компоновались все остальные элементы, поскольку шина PCI имела высокую производитель­ность — 132 Мбайт/с. Традиционно на схемах шину PCI изображают посередине, как экватор. Процессор и память (вместе с кэш-памятью) изображают выше — «севернее», а шину ISA и все устройства, подключаемые к PCI и ISA, изображают ниже — «южнее экватора». Соответствующие части чипсета получили укоре­нившиеся названия северных (north) и южных (south).

Архитектура системной платы прошла путь от шинно-мостовой к хабовой, особняком держится архитектура HyperTransport.

^ Шинно-мостовая архитектура

В шинно-мостовой архитектуре имеется центральная магистральная шина, к которой остальные компоненты подключаются через мосты. В роли централь­ной магистрали сначала выступала шина (E)ISA, затем ее сменила шина PCI. Шинно-мостовая архитектура чипсетов просуществовала долгое время и пере­жила много поколений процессоров (от 2-го до 7-го). Перемещение вторичного кэша с системной платы на процессор (Р6 и Pentium 4 у Intel и К7 у AMD) не­сколько упростило северную часть чипсета — в ней не надо управлять статиче­ской кэш-памятью, а остается лишь обеспечивать когерентность процессорного кэша с основной памятью, доступ к которой возможен и со стороны шины PCI.

Шина PCI в роли главной магистрали удержалась недолго: видеокартам с 3D-акселератором ее пропускной способности, разделяемой между всеми уст­ройствами, оказалось недостаточно.



Рис.1.1 Шинно-мостовая архитектура на примере AMD-760
Тогда и появился порт AGP как выделен­ный мощный интерфейс между графическим акселератором и памятью (а так­же процессором). При этом задачи северного моста усложнились: контроллеру памяти приходится работать уже на три фронта — ему посылают запросы про­цессор (ы), мастера шины PCI (и ISA, но тоже через PCI) и порт AGP. Пропуск­ная способность AGP в режиме 2х/4х/8х составляет 533/1066/2133 Мбайт/с, так что шина PCI по производительности стала уже второстепенной. Однако в шинно-мостовой архитектуре она сохраняет свою роль магистрали подключе­ния всех периферийных устройств (кроме графических). В качестве мощного представителя шинно-мостовой архитектуры можно рассматривать чипсет AMD-760 (рис. 1). Здесь имеются первичная шина PCI на 64 бит и 66 МГц, являю­щаяся «экватором», и вторичная шина для подключения рядовой периферии.

Шина, к которой подключается множество устройств, является узким местом по ряду причин. Во-первых, из-за большого числа устройств, подключенных (электрически) к шине, не удается поднять тактовую частоту до уровня, дости­жимого в двухточечных соединениях. Во-вторых, шина, к которой подключа­ется множество разнотипных устройств (особенно расположенных на картах расширения), обременена грузом обратной совместимости со старыми перифе­рийными устройствами. Например, предусмотренные возможности повышения производительности PCI используются не всегда: расширение разрядности до 64 бит обходится слишком дорого (большое число проводников порождает свои проблемы), а повышение частоты до 66 МГц для шины возможно лишь, если все ее абоненты поддерживают эту частоту. Достаточно установить одну «простую» карту PCI, и производительность центральной шины падает до на­чальных 133 Мбайт/с.

^ Хабовая архитектура

С введением высокоскоростных режимов UltraDMA (ATA/66, ATA/100 и ATА/133) связь двухканального контроллера IDE с памятью через шину PCI стала сильно нагружать эту шину. Кроме того, появились высокоскоростные интерфейсы Gigabit Ethernet, FireWire (100/200/400/800 Мбит/с) и USB 2.0 (480 Мбит/с). Ответом стал пе­реход на хабовую архитектуру чипсета. В данном контексте хабы — это спе­циализированные микросхемы, обеспечивающие передачу данных между свои­ми внешними интерфейсами. Этими


Рис. 1.2 Хабовая архитектура на примере чипсета Intel с ICH-6
интерфейсами являются «прикладные» интерфейсы подключения процессоров, модулей памяти, шин расширения и периферийные интерфейсы (ATA, SATA, USB, FireWire, Ethernet). Поскольку к одной микросхеме все эти интерфейсы не подключить (слишком сложна структура и много требуется выводов), чипсет строится, как правило, из пары основных хабов (северного и южного), связанных между собой высокопроизво­дительным каналом.

Северный хаб чипсета выполняет те же функции, что и северный мост шинно-мостовой архитектуры: он связывает шины процессора, памяти и порта AGP. Однако на южной стороне этого хаба находится уже не шина PCI, а высо­копроизводительный интерфейс связи с южным хабом (рис. 6.2). Пропускная способность этого интерфейса составляет 266 Мбайт/с и выше, в зависимости от чипсета. Если чипсет имеет интегрированную графику, то в северный хаб входит и графический контроллер со всеми своими интерфейсами (аналоговы­ми и цифровыми интерфейсами дисплея, шиной локальной памяти). Чипсеты с интегрированным графическим контроллером могут иметь внешний порт AGP, который становится доступным при отключении встроенного графиче­ского контроллера. Есть чипсеты, у которых порт AGP является чисто внутренним средством соединения встроенного контроллера, и внешний графический контроллер к ним может подключаться только по шине PCI.

С появлением PCI-E архитектура не слишком изменилась: северный хаб (мост) вместо порта AGP теперь предлагает высокопроизводительный (8х или 16х) порт, а то и пару портов PCI-E для подключения графического адаптера. Мало­мощные (1х) порты PCI-E могут предоставляться как северным, так и южным хабами (это решает разработчик чипсета). Использования PCI-E как еди­ной коммуникационной базы внутри чипсета пока не наблюдается.

^ Северные мосты и хабы

Северный хаб (как и мост) определяет основные возможности системной платы:

- Поддерживаемые процессоры — типы, частоты системной шины, возможно­сти мультипроцессорных или избыточных конфигураций. Типы процессоров определяются протоколами системной шины.

- Типы памяти и частота работы шины памяти (На системных платах для процессоров со встроенным контроллером памяти характеристики памя­ти (тип, число каналов, частоту) задает процессор).

- Максимальный объем памяти.

- Число каналов памяти — один, два канала.

- Возможность и эффективность применения разнородной памяти.

- Поддержка контроля достоверности памяти и исправления ошибок (ЕСС).

- Возможности системы управления энергопотреблением (ACPI или АРМ) — реализуемые энергосберегающие режимы процессора и памяти, управление производительностью, SMM.

^ Южные мосты и хабы

Южный хаб чипсета обеспечивает подключение шин PCI, PCI-X и «маломощ­ных» портов PCI-E, АТА (2 канала), SATA, USB, FireWire, а также контроллеров ввода-вывода, памяти CMOS и флэш-памяти с системным модулем BIOS. В южной части располагаются таймер (8254), контроллер прерываний (APIC), кон­троллер DMA. Если в чипсет интегрирован звук, то южный хаб (мост) имеет контроллер интерфейса AC-Link или HDA Link для подключения аудиокодека, а то и сам аудиокодек. Для контроллеров ввода-вывода, ввели новый ин­терфейс LPC (Low Pin Count).

Флэш-память для хранения системной памяти BIOS стали помещать в специальный хаб (firmware hub), соединяемый с южным хабом отдельной ши­ной (аналогичной LPC). Флэш-память может подключаться и прямо к шине LPC. Для обслуживания про­цессоров, имеющих дополнительную сервисную шину SMBus, хаб может иметь последовательный интерфейс I2C для чтения идентификаторов модулей памяти.

В южный хаб интегри­рованных чипсетов вводят и контроллер локальной сети (как правило, Ether­net).

^ Архитектура HyperTransport

Технология (архитектура) HyperTransport (HT) задумывалась как альтернати­ва шинно-мостовой архитектуре системных плат. Технология разработана ком­паниями AMD, Apple Computers, Broadcom, Cisco Systems, NVIDIA, PMC-Sierra, SGI, SiPackets, Sun Microsystems, Transmeta. Первый релиз вышел в 2001 году, в 2003-м — версия 1.10. Прежнее кодовое название — LDT (Lighting Data Transport).

Основная идея НТ — замена шинного соединения компонентов (периферий­ных устройств) системой двухточечных встречно направленных соединений. При этом достижима более высокая тактовая частота интерфейсов, что обеспе­чивает их более высокую (по сравнению с шиной) пропускную способность. Структурная схема компьютера архитектуры НТ приведена на рис. 6.3. Глав­ный мост (host bridge) обеспечивает связь НТ с ядром — процессором и памя­тью. Периферийные контроллеры, требующие высокой пропускной способно­сти, реализуются в виде НТ-туннелей. В архитектуре предусматривается и мостовая связь с шиной PCI.

Архитектура НТ обеспечивает все типы транзакций процессоров и устройств PCI, PCI-X и AGP, используемые в PC. Транзакции выполняются в виде серий передач пакетов различных типов. Транзакции выполняются расщепленным способом: инициатор посылает па­кет-запрос и данные для транзакции записи, целевое устройство посылает пакет-ответ и данные для транзакций чтения.


Рис. 1.3 Архитектура HyperTransport
Сигнализация прерываний в НТ реализуется тоже пакетами: устройство посы­лает сообщение — выполняет транзакцию записи по адресу, указанному ему при конфигурировании. Обработчик прерывания посылает сообщение о завершении обработки прерывания (End Of Interrupt, EOI), делая запись по другому адресу, связанному с данным устройством. Та­кой механизм сигнализации запросов и подтверждений позволяет преодолеть неэффективность традиционного для PC механизма прерываний с помощью спе­циальных линий IRQ.

Архитектура НТ основана на двусторонней пакетной передаче данных между парой устройств. Устройство НТ может выступать в роли инициатора или/и целевого устройства транзакций. По топологическим свойствам различают не­сколько типов устройств НТ:

- Туннель (tunnel) — устройство с двумя интерфейсами НТ; такие устройства могут собираться в цепочку (daisy chain), образующую логическую шину. Цепочка подключается к хосту (процессору с главным мостом), отвечающе­му за конфигурирование всех устройств и управляющему работой НТ.

- Мост (bridge) — устройство, соединяющее одну логически первичную шину (подключенную к хосту) с одной или несколькими логически вторичными шинами (цепочками). Мост имеет набор регистров, информация которых по­зволяет управлять распространением транзакций между этими шинами (ана­логично мосту PCI).

- Коммутатор (switch) — устройство с несколькими интерефейсами НТ, по структуре аналогичное нескольким мостам PCI, подключенным к одной (внут­ренней) шине.

- Тупик, или пещера (cave) — устройство с одним интерфейсом НТ.

Хост (host) — это «хозяин шины», подключающийся к ней через главный мост и выполняющий функции конфигурирования (аналогично и совместимо с PCI). Основной вариант топологии — цепочка устройств-туннелей, подключенная к хосту. Каждый интерфейс НТ состоит из двух независимых частей: передатчика и приемника. Каждому устройству при конфигурировании выделяются свои области в адресном пространстве. В цепочке устройства-тун­нели транслируют пакеты сверху вниз (нисходящий трафик) и снизу вверх (восходящий). Если в нисходящем управляющем пакете устройство обнаружи­вает свой адрес, оно «понимает», что обращаются к нему, и принимает соответ­ствующую информацию (управляющие пакеты и данные). Восходящий трафик туннель транслирует «вслепую». На полученные запросы устройство отвечает посылкой пакетов вверх, включая их в транслируемый восходящий трафик. Та­ким образом, обеспечивается программное взаимодействие процессора с уст­ройствами. Собственные запросы на доступ к памяти устройство посылает тоже вверх, как и запросы (обращения) к другим устройствам (независимо от положения целевого устройства — выше или ниже в цепочке). Доставку пакета адресату обеспечивает главный мост: он разворачивает пакет, принятый из цепочки (адресованный не к ОЗУ), и посылает его вниз — так организуется одно­ранговое взаимодействие. На пакет, адресованный к ОЗУ, главный мост организу­ет ответ от контроллера памяти, реализуя, таким образом, прямой доступ к памяти.

Возможны и более сложные топологии, например дерево (с мостами), позво­ляющее подключать больше тупиковых устройств.

Технология HyperTransport предназначена для соединения компонентов ком­пьютеров и коммуникационной аппаратуры, но только в пределах платы — слоты и карты расширения технологией НТ не рассматриваются. Для передачи ин­формации используются два встречных однонаправленных набора высокоскоро­стных сигналов.

Сигналы передаются по дифференциальным парам проводов с импедансом 100 Ом, сигналы — LVDS (низковольтные дифференциальные, уровень 1,2 В). Частота синхронизации 200, 300, 400, 500, 600, 800 и даже 1000 МГц обеспечи­вает физическую скорость передачи 400, 600, 800, 1000, 1200, 1600 и 2000 МТ/с (миллионов передач в секунду), что при самых больших разрядности (32 бит) и частоте обеспечивает пиковую скорость передачи данных до 8 Гбайт/с. В пер­вой версии предельная частота была 800 МГц, что давало скорость 6,4 Гбайт/с. Поскольку пакеты могут передаваться одновременно в обоих направлениях, можно говорить о суммарной пропускной способности 12,8 или 16 Гбайт/с.

По замыслу разработчиков, НТ должна стать архитектурой построения PC, од­нако пока что используется лишь технология НТ. В вышеприведенном примере главный мост реализует интерфейс AGP. В 64-битных процессорах AMD, в ко­торых применяется НТ, главный мост размещается в самом процессоре. При этом у процессора оказывается два интерфейса: интерфейс памяти (пока что DDR SDRAM) и НТ в качестве системной шины. В распространенных чипсе­тах (от VIA, SiS) к интерфейсу НТ подключается только северный хаб, обеспе­чивающий лишь интерфейс подключения графического адаптера — AGP или PCI-E. Южный хаб соединяется с северным собственным интерфейсом, так что использования НТ как универсальной транспортной структуры для множества компонентов пока не наблюдается.

В следующих главах мы подробнее расскажем об основных составных элементах, которые находятся на материнской плате.
2. Шины

Как уже отмечалось, совокупность линий (проводников на системной плате), по которым обмениваются информацией компоненты и устройства PC (рис. 2.1), называются шиной (Bus).

Шина предназначена для обмена информацией между двумя и более устройствами.



Рис. 2.1. Схематическое представление шины

Обычно шина имеет места для подключения внешних устройств, которые в результате сами становятся частью шины и могут обмениваться информацией со всеми другими подключенными к ней устройствами.

^ Различают параллельные и последовательные шины.

Рассмотрим параллельные шины.

Линии параллельной шины делятся на три группы в зависимости от типа передаваемых данных:

  • Линии данных (шина данных)

  • Линии адреса (шина адреса)

  • Линии управления (шина управления)

Наличие трех групп линий является отличительным признаком шины от других систем соединения.

Различают много разновидностей шин и их работу обеспечивает соответствующий контроллер.
  1   2   3   4   5   6   7   8   9   10

Добавить документ в свой блог или на сайт

Похожие:

Echipamente Periferice «периферийные устройства» iconПрограмма дисциплины ЭВМ и периферийные устройства для направления...
Программа предназначена для преподавателей, ведущих данную дисциплину, учебных ассистентов и студентов направления 230100. 62 «Информатика...

Echipamente Periferice «периферийные устройства» iconПлан работы объединения «Компьютерная издательская система и периферийные...
План работы объединения «Компьютерная издательская система и периферийные устройства эвм» Кисляк Е. И

Echipamente Periferice «периферийные устройства» iconЛабораторная работа № Изучение содержимого системного блока
Оборудование: макет системного блока, монитор, клавиатура, мышь, кабели в комплекте, периферийные устройства с различными типами...

Echipamente Periferice «периферийные устройства» icon1. Проблема государственного устройства
Так проблема общественного, государственного устройства перерастает в проблему понимания блага, человеческих ценностей и свободы...

Echipamente Periferice «периферийные устройства» iconРабочая программа по учебной дисциплине Устройства преобразования и обработки
Рабочая программа дисциплины «Устройства преобразования и обработки информации (упои)»

Echipamente Periferice «периферийные устройства» iconМетодическая разработка открытого урока на тему «Форма правления...
На обобщающем уроке по теме «Форма правления и государственного устройства. Политические режимы» на предмете «Основы социологии и...

Echipamente Periferice «периферийные устройства» iconУчебно-методический комплекс дисциплины дисциплина по выбору-8 (Кафедра...
Дисциплина по выбору-8 (Кафедра информатики и ито) «цифровые устройства и микропроцессоры»

Echipamente Periferice «периферийные устройства» iconУчебно-методический комплекс дисциплины дисциплина по выбору (Кафедра...
Дисциплина по выбору (Кафедра информатики и ито) «цифровые устройства и микропроцессоры»

Echipamente Periferice «периферийные устройства» icon42. Литература 5-11 класс
Устройства сигнализации, централизации и блокировки.(учебное электронное издание)

Echipamente Periferice «периферийные устройства» iconТема работы
Минимальная конфигурация компьютера, другие устройства, необходимые для выступления



Школьные материалы


При копировании материала укажите ссылку © 2018
контакты
top-bal.ru

Поиск